Projektowanie cyfrowych systemów
w technice PLD i VLSI


POWRÓT


Wykład:

Egzamin:

Laboratorium:

Przedmiot Projektowanie cyfrowych systemów w technice PLD i VLSI składa się z dwóch części. W pierwszej, której poświęcona jest niniejsza strona WWW, zadaniem studentów jest porównanie zalet i wad układów wykonanych w technice FULL CUSTOM VLSI i technice PLD.
W poprzednim semestrze na laboratorium Projektowanie układów VLSI zadaniem studentów było wykonanie projektów topografii (full custom) różnych układów cyfrowych, a w tym także matryc programowalnych AND-OR w technice CMOS, OR-AND w technice NMOS oraz prostej makroceli wyjściowej układu programowalnego (CMOS). "Programowanie" tych układów polega na wstawieniu kontaktów na przecięciach odpowiednich linii.
Poniżej dostępne są sprawozdania wykonanych komórek, których topografie dostępne są w laboratorium. Zadaniem studentów jest zaprogramowannie tych układów jako proste kodery, które także zostały w poprzednim semestrze wykonane w technice FULL CUSTOM.

Materiały

W poniższej tabeli (uzupełnianej na bieżąco z oddawanych przez studentów sprawozdań z projektów) zawarte są wyniki prac studentów. Już teraz widoczne są zalety układów FULL CUSTOM czyli np. powierzchnia zajmowanego całego dekodera BCD/siedmiosegmentowy wynosi około 39'000 [um*um] w technice FULL CUSTOM, a w technice PLD jest to około 7*41'190 czyli ponad 288'000 [um*um]. Podobnie, czas propagacji dla układu FULL CUSTOM wynosi około 1 [ns] a dla układu PLD (średnia z poszczególnych segmentów): 2,4 [ns]. Także pobór prądu (a przez to zużycie energii) jest mniejszy dla układów FULL CUSTOM.

Full custom
PLD CMOS
(and_or+makrocela)
PLD NMOS-CMOS
(or_and+makrocela)
Układ
rozmiar

[um*um]
czas
propagacji
[ns]
maksymalny
pik prądu
[mA]
rozmiar

[um*um]
czas
propagacji
[ns]
maksymalny
pik prądu
[mA]
rozmiar

[um*um]
czas
propagacji
[ns]
średni
prąd
[mA]
BCD/siedmiosegmentowy
segment a
-
-
-
41'190
2,34
2
62'500
2,4
3,7
BCD/siedmiosegmentowy
segment b
-
-
-
41'190
4
3
62'500
3,3
4
BCD/siedmiosegmentowy
segment e
-
-
-
41'190
0,93
1,8
62'500
0,7
10
BCD/siedmiosegmentowy
segment f I
-
-
-
41'190
3,5
3
62'500
3,5
4
BCD/siedmiosegmentowy
segment f II
-
-
-
41'190
1,3
3,5
62'500
1,2
6
BCD/siedmiosegmentowy
segment g
-
-
-
41'190
2,5
2,6
62'500
2
3,9
BCD/siedmiosegmentowy
całość
39'000
1
1,8
-
-
-
-
-
-
Graya/NB
bit wy. B I
-
-
-
41'190
2,3
2
62'500
1,9
3,6
Graya/NB
bit wy. B II
-
-
-
41'190
2
2,2
62'500
1,9
4
Graya/NB
bit wy. C
-
-
-
41'190
2,7
1,6
62'500
2,2
10
Graya/NB
całość
26'500
1,5
2,8
-
-
-
-
-
-
Dwuwejściowy multiplekszer z pamięcią
4'200
0,7
17
41'190
5,6
1,4
62'500
6,6
4

POWRÓT


| Home Page | VLSI | Neural networks | Teaching |
| AGH | WEAIiE | KE |

Webmaster: bratek@agh.edu.pl

Ostatnia modyfikacja: 3.12.2005