Jedna z jego opcji umożliwia nam wykonanie kontrolnego DRC (Design Rule Check).

DRC pomaga ocenić układ pod względem zgodności z wymaganiami. Tolerancje i wytrzymałość układu są łatwo sprawdzane przez wybór z menu i wykonywanie odpowiednich rodzajów testów. DRC pomaga też projektantowi obliczyć, w jaki sposób można osiągnąć poszczególne poziomy impedancji sygnału. Również stopień współistnienia dwóch sygnałów może być modelowany, co informuje projektanta o tym, jak daleko od siebie muszą być dane dwa sygnały, aby układ pracował prawidłowo. Jako że ograniczenia i wymagania co do produkowanych układów stają się coraz większe, DRC staje się niezmiernie ważnym etapem projektowania układu.

A oto czynności, które powinniśmy wykonać pracując w programie Cadence, aby przeprowadzić analizę DRC:

1. Wybieramy z menu  Verify ->DRC.
    W menu, które teraz się pojawi, w polu Switch Names wpisujemy generate_FIMP. Nazwa ta zależy od procesu, który uruchamiamy. W naszym przypadku będziemy używać generate_FIMP.
2. Klikamy Set Switches, aby wybrać proces generate_FIMP.
3. Wybieramy flat dla Checking Method i full dla Checking Limit. Następnie klikamy OK.
    Jeśli wszystkie reguły zostaną zweryfikowane poprawnie, ukaże się okno CIW z informacją:

    ********* Summary of rule violation for cell “inverter layout” *********
    Total errors found: 0

    Jeśli natomiast znalezione zostaną błędy, wtedy zostaną one wskazane przez migające znaczniki.
    Przy pracy z dużymi układami, migające znaczniki mogą być czasem trudne do zauważenia. Dlatego Cadence umożliwia ich   znalezienie w następujący sposób:
a)  Z menu Verify wybieramy Markers -> Find...
b)  Pojawi się menu, w którym klikamy  Zoom to Markers box.
c)  Potem klikamy na przycisk Apply i Cadence powiększy błędy lub ostrzeżenia w takim stopniu, w jakim  będziemy    potrzebować.
d) Wybieramy Verify-> Markers-> Explain.
    Pojawi się okno tekstowe z markerami. Można teraz rozpocząć poprawianie błędów.

Poniżej znajduje się przykładowe okno z programu Cadence. Przedstawiony został moment, gdy przeprowadzane jest  DRC.
 
 

Program Cadence umożliwia nam grupowanie odpowiednich istniejących już komórek, a także dołączanie do CIF-a nowych komórek. W tym celu:

1. Wybieramy z menu cell clk_divider view autoLayout.
    Różne komórki w układzie są teraz zgrupowane w Porty, Komórki podstawowe i Bloki.
2. Rozpoczynamy teraz grupowanie komórek, wybierając z menu: Tools -> Floorplan/P&R -> Cell Ensemble.
    Pojawia się menu Called Floorplan.
3. Następnie inicjalizujemy planowanie układu komórek przez wybranie z menu: Floorplan -> Reinitialize.
4. Wybieramy opcję Initialize all i klikamy OK.
    Definiuje nam to region centralny. Następnie możemy spostrzec, że pojawiła się informacja o regionie zwanym domyślnym,    gdzie mogą być umieszczane standardowe komórki.

Kolejnym krokiem jest umieszczenie w odpowiedni sposób elementów I/O.
Wybieramy z menu: Floorplan-> I/O Place...
Pojawia się okno pozwalające na umieszczanie elementów I/O:
• The IO Distribution Mode określa odległość między elementami I/O wokół krawędzi układu.
• Even mode rozmieszcza komórki I/O w takiej samej odległości od układu. Następnie komórki te mogą zostać jak najbliżej przysunięte do układu, tak aby zmniejszyć odległość od komórek podstawowych, a jednocześnie nie doprowadzić ich do nich za blisko.
• Min. IO-to-Core Distance ustawia najmniejszą dozwoloną odległość  pomiędzy komórkami podstawowymi, a krawędzią najbliższej komórki I/O.

A oto schematyczny rysunek obrazujący dodawanie nowych komórek do istniejących już w układzie, który symbolizowany jest przez CIF-a.

Ostatnią faza pracy z programem Cadence jest wygenerowanie pliku gds2. Jest to plik binarny. Zostaje on wysłany do fabryki zajmującej się produkcją układów scalonych.
  Teraz pozostało nam tylko przejść do produkcji.